# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF:

CHI-SHEN LEE ET. AL.

SERIAL No.: 10/673,326

**GROUP ART UNIT: 1756** 

**EXAMINER:** Unknown

FILED: September 30, 2003

ATTY. REFERENCE: LEEC3075/EM

FEB 1 1 2004

FOR: Method Of Manufacturing A TFT Array Panel For

MMISSIONER OF PATENTS

P.O. Box 1450

Alexandria, VA 22313-1450

Sir:

The below identified communication(s) or document(s) is(are) submitted in the above application or proceeding:

**☑** Priority Document - Taiwanese Application No. 092123831

- ☑ Please debit or credit Deposit Account Number 02-0200 for any deficiency or surplus in connection with this communication.
- □ Small Entity Status is claimed.

23364

CUSTOMER NUMBER

**BACON & THOMAS, PLLC** 

625 Slaters Lane- Fourth Floor Alexandria, Virginia 22314 (703) 683-0500

Date: February 11, 2004


Respectfully submitted,

Eugene Mar Attorney for Applicant

Registration Number: 25,893



인당 인당 인당 인당



INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC ABFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

西元 2003 年/ 80 請

Application Date

申 092123831

Application No.

財團法人工業技術研究院

Applicant(s)

Director General







10 發文日期:

Issue Date

發文字號

Serial No.

09221017780

어딘 어린 어린 어린 어린 어린 어린 어린 어린 어린 어린

_					IDC /\ #5
申	請	日	期	·	IPC分類
中	甴	安	莊	•	

(以上各欄日	由本局填言	贺明等们就仍言
	中文	薄膜電晶體液晶顯示器之陣列面板製造方法
發明名稱	英文	METHOD OF MANUFACTURING A TFT ARRAY PANEL FOR A LCD
	姓 名(中文)	1. 李啟聖 2. 吳永富
· ·	(英文)	1.Chi-Shen Lee 2.Yung-Fu Wu
發明人 (共4人)	國籍(中英文)	1. 中華民國 TW 2. 中華民國 TW
(547)		1. 新竹市高峰路190巷2號4樓 2. 台北縣中和市永貞路249巷15號4樓
	住居所(英文)	1.4Fl., No. 2, Lane 190, Gaufeng Rd., Hsinchu City, Taiwan 300, R.O.C. 2.4Fl., No. 15, Lane 249, Yungjen Rd., Junghe City, Taipei County,
	名稱或 姓 名 (中文)	1. 財團法人工業技術研究院
	名稱或 姓 名 (英文)	1. Industrial Technology Research Institute
=	國籍(中英文	) 1. 中華民國 TW
申請人 (共1人)	住居所(營業所)	)
	住居所(營業所	) R. O. C.
	代表人(中文)	1. 翁政義
	代表人(英文)	
<del></del>		





申請日期:	IPC分類	
申請案號:		

(以上各欄由本局填註) 發明專利說明書				
_	中文			
發明名稱	英文			
	姓 名 (中文)	3. 陳麒麟 4. 陳政忠		
=	姓 名 (英文)	3. Chi-Lin Chen 4. CHENG-CHUNG CHEN		
發明人 (共4人)	國、籍 (中英文)	3. 中華民國 TW 4. 中華民國 TW		
	住居所(中 文)	3. 新竹市明湖路648巷79號4樓 4. 宜蘭縣礁溪鄉德陽村奇立丹路195巷29號		
	住居所 (英 文)	3.4Fl., No. 79, Lane 648, Minghu Rd., Hsinchu City, Taiwan 300, R.O.C. 4.No.29, Lane 195, Cilidan Rd., Jiaosi Township, Yilan County 262,		
	名稱或 姓 名 (中文)	Taiwan (R.O.C.)		
	名稱或 姓 名 (英文)			
Ξ	國籍(中英文)			
申請人(共1人)	住居所 (營業所) (中 文)			
	住居所 (營業所) (英 文)			
	代表人 (中文)			
	代表人 (英文)			



# 四、中文發明摘要 (發明名稱:薄膜電晶體液晶顯示器之陣列面板製造方法

- (一)、本案代表圖為:第\_\_\_\_\_圖
- (二)、本案代表圖之元件代表符號簡單說明:
  - 10 基板;
  - 21 閘極;
  - 22 儲存電容電極;

六、英文發明摘要 (發明名稱:METHOD OF MANUFACTURING A TFT ARRAY PANEL FOR A LCD)

A method of manufacturing a TFT array panel for a LCD disclosers that the gate electrode wiring, transparent conducting electrode, and the first electrode of the storage capacity are formed while the first mask is processing. Then, the selective sputtering method is used to process the growth of the first metal wiring. This, therefore, can reduce the numbers of the mask processes. Further, the





# 四、中文發明摘要 (發明名稱:薄膜電晶體液晶顯示器之陣列面板製造方法



31、32 介電層;

41、42 非晶矽層;

411 接觸通道;

51、52 掺雜之矽材料層;

63、64、65 第二金屬導線層;

71、72 保護層。

六、英文發明摘要 (發明名稱:METHOD OF MANUFACTURING A TFT ARRAY PANEL FOR A LCD)

metal deposition with photo-resist lift-off step is used to implement the layout of the second metal wiring for the consequent transmission lines in the manufacturing process. Finally, the process of the passivation layer deposition is used to implement associated circuits of a TFT array panel for a LCD. The TFT array panel for a LCD for manufacturing circuits can simplify the manufacturing process and



四、中文發明摘要	(發明名稱:薄膜電晶體液晶顯示器之陣列面板製造方法
	•
,	
六、英文發明摘要	(發明名稱: METHOD OF MANUFACTURING A TFT ARRAY PANEL FOR A LCD)
reduce the	cost.
·	
III RZENIŁ KTEKSTRASINA PROP	

一、本案已向			
國家(地區)申請專利	申請日期	案.號	主張專利法第二十四條第一項優先權
•			
		<b>F</b>	
		無	
			· ·
		•	
二、□主張專利法第二十	五條之一第一項係	憂先權:	
申請案號:			
		無	
日期:			
三、主張本案係符合專利	法第二十條第一項	頁□第一款但書	或□第二款但書規定之期間
日期:			
四、□有關微生物已寄存	於國外:		
寄存國家:		無	
寄存機構: 寄存日期:		7	
寄存號碼:			·
□有關微生物已寄存	<b>炒圈內(木尼於北</b>	ウッタ方4&株1.	
寄存機構:	次 图内( <i>本间</i> 所相	<b>人一可行機稱</b> []	
寄存日期:		無	
		7111	•
寄存號碼: □執習茲亞共称去見	认准但 丁石安士		
□熟習該項技術者易	<b>於獲付, 个須奇仔</b>	0	



### 五、發明說明(1)

# 【發明所屬之技術領域】

本發明係有關於薄膜電晶體液晶顯示器之陣列面板製造方法,特別是一種運用選擇性電鍍及光阻剝離技術完成薄膜電晶體液晶顯示器之陣列面板製造方法,利用本發明技術之薄膜電晶體液晶顯示器之陣列面板製造方法可達到簡化並縮短製程之目的。

# 【先前技術】





### 五、發明說明 (2)

列面板製造方法,該選擇性電鍍可長成金屬導線,配合元件電路的佈局設計藉此取代習知技術中必須使用多道光罩製程才能形成的多層金屬導線佈局,達到簡化並縮短製程之目的。

此外,本發明技術更進一步在後續數據傳輸線的製程上配合使用金屬沈積及光阻剝離步驟完成第二金屬導線佈局,藉由本發明技術提供之薄膜電晶體液晶顯示器之陣列面板製造方法,更進一步避免元件操作通道被蝕刻製程損傷之風險。

# 【發明內容】

本發明技術之主要目的係提供一種薄膜電晶體液晶顯示器之陣列面板製造方法,特別是一種使用選擇性電鍍之薄膜電晶體液晶顯示器之陣列面板製造方法,該選擇性電鍍法可以減少薄膜電晶體元件製程的光罩數目,完成低阻抗金屬導線長成。

本發明技術之另一主要目的係提供一種薄膜電晶體液晶顯示器之陣列面板製造方法,特別是一種運用光阻剝離技術之薄膜電晶體液晶顯示器之陣列面板製造方法,該光阻剝離技術可適用於任何金屬導電層的製作,本發明技術以第二金屬導線長成步驟的應用作說明,藉此節省蝕刻製足成本,更進一步避免元件操作通道被蝕刻製程損傷的風險。

本發明技術更具有一主要目的係提供一種薄膜電晶體液晶顯示器之陣列面板電路元件,特別是一種使用低阻率





### 五、發明說明 (3)

金屬形成之導電金屬層,藉此改善面板大面積化所產生的RC延遲效應。

# 【實施方式】

接續上述步驟,請再參考第一b圖係利用本發明技術 沈積形成一介電層、一非晶矽層與摻雜之矽材料層示意 圖,開始依序沈積形成介電層30、非晶矽層40以及摻雜矽 材料層50,並覆蓋在該基板10、該閘極21、該儲存電容電 極22及該透明導電電極23上方;之後,進行第二道光罩製 程,請參考第一C圖係利用本發明技術進行光罩定義接觸 窗示意圖,首先利用光阻501、502分別遮蔽透明導電電極





### 五、發明說明(4)

23上方除外的地方,以光罩製程定義出接觸窗24,請再參考第一d圖係利用蝕刻技術形成接觸窗示意圖,光阻501、502被移除,又,上述之非晶矽層、透明導電電極或閘極的沈積可利用物理氣相沈積法、低壓化學器相沈積或電漿輔助化學器相沈積。

接著進行源極與汲極的定義,請參考第一e圖係利用本發明技術定義源極與汲極示意圖,進入第三道光罩製程,先如圖所示以光阻511、231代表,定義源極與汲極,之後,先不移除該光阻511、231,直接進入一低阻抗金屬或含擴散組障材料之複層金屬層沈積,以銅為例,請參考第一f圖係利用本發明技術沈積形成第二金屬導線示意圖,金屬沈積階段,係將銅沈積在光阻上方61、62及未被光阻覆蓋的地方60。

接著,移除光阻,請參考第一g 圖係利用本發明技術 進行光阻剝離示意圖,完成第二金屬導線沈積,之後與 強別技術與刻慘雜之矽材料層51,阻絕源、汲極的通路411,請參考第一h 圖條利用本發明技術定義元件操作區通道示意圖,其中,該第二金屬導線可 選自鋁、銅、金銀、銀、銀等低阻抗金屬等 選自鋁、銀程產生擴散問題之獨結構。 最後,進入第四道光罩製程,沈積元件保護層70,該 最份明技術形成保護層示意圖,進入最後一道光罩 層可為二氧化矽或氮化矽化合物;請參考第一i 圖條利用 本發明技術形成保護層示意圖,進入最後一道光罩 考第一j 圖條利用本發明技術完成薄膜電晶體示意圖,形





### 五、發明說明 (5)

成與液晶接觸的接觸窗24,完成該薄膜電晶體液晶顯示器之陣列面板元件。

更進一步說明,有關本發明技術提供之一種薄膜電晶體液晶顯示器之陣列面板製造方法,其中該透明導電金屬層在第一光罩製程時就被定義,並藉由選擇性電鍍法完成低的阻率閘極、儲存電容電極金屬線路佈局。

此外,本發明技術提供之一種薄膜電晶體液晶顯示器之陣列面板製造方法,更利用第二層金屬導線當硬光罩(Hard mask)進行元件操作區通道定義,且不需經過多餘的光罩製程即可完成。

綜上所述,充份顯示出本發明之薄膜電晶體液晶顯示器之陣列面板製造方法在目的及功效上均深富實施之進步性,極具產業之利用價值,且為目前市面上前所未見之新發明,完全符合發明專利之要件,爰依法提出申請。





### 五、發明說明 (6)

唯以上所述者,僅為本發明之較佳實施例而已,當不 能以之限定本發明所實施之範圍。即大凡依本發明申請專 利範圍所作之均等變化與修飾,皆應仍屬於本發明專利涵 蓋之範圍內,謹請 貴審查委員明鑑,並祈惠准,是所至 禱。



### 圖式簡單說明

# 【圖式簡單說明】

第一a圖係利用本發明技術進行金屬導線佈局的示意圖;

第一b圖係利用本發明技術沈積形成一介電層與一非晶矽 層與摻雜之矽材料層示意圖;

第一0圖係利用本發明技術進行光罩定義接觸窗示意圖;

第一d圖係利用本發明技術以蝕刻技術形成液晶接觸窗示意圖;

第一0圖係利用本發明技術定義源極與汲極示意圖;

第一f圖係利用本發明技術沈積形成第二金屬導線示意圖;

第一g圖係利用本發明技術進行光阻剝離示意圖;

第一h圖係利用本發明技術以蝕刻技術定義元件通道區示意圖;

第一1圖係利用本發明技術形成保護層示意圖;

第一 j 圖係利用本發明技術完成薄膜電晶體示意圖;

第二圖係利用本發明技術完成之畫素電極電路佈局設計圖。

# 【主要部份之代表符號】

10 基板;

21 閘極;

211、221 第一金屬導線層;

22 儲存電容電極;

23 透明導電電極;

231 光阻;



### 圖式簡單說明

- 24 液晶接觸窗;
- 30、31、32 介電層;
- 40、41,、42 非晶矽層;
- 411 接觸通道;
- 50、51、52 掺雜之矽材料層;
- 501、502、511 光阻;
- 60、61、62、63、64、65 第二金屬導線層;
- 70、71、72 保護層。



# 六、申請專利範圍

1. 一種薄膜電晶體液晶顯示器之陣列面板製造方法,其方公法步驟包含:

形成一基板,該基板上沈積一透明導電金屬材料層並進行第一光罩製程定義出至少一閘極、一儲存電容電極及一透明導電電極;

以選擇性電鍍沈積形成一第一金屬導線層,完成該閘極、該儲存電容電極的導通線路佈局;

依序沈積形成一介電層、一非晶矽層以及一摻雜矽材料層;

進行第二光罩製程,形成該透明導電電極之接觸窗;

進行第三光罩製程,定義一源極/汲極,並沈積第二金屬導線層;

蝕刻該掺雜矽材料層,並導通該第一金屬導線與該第二金屬導線;及

沈積形成一保護層,並露出部分該透明導電電極。

- 2. 如申請專利範圍第1項之薄膜電晶體液晶顯示器之陣列面板製造方法,其中該透明導電金屬材料層可選自氧化銦錫(ITO)或氧化銦鋅(IZO)等。
- 3. 如申請專利範圍第1項之薄膜電晶體液晶顯示器之陣列 面板製造方法,其中該第一金屬導線可選自鋁、銅、 金、銀、鉬、鉻、鈦、鎢等金屬或其合金材料。
- 4. 如申請專利範圍第1項之薄膜電晶體液晶顯示器之陣列面板製造方法,其中形成該第一金屬導線之步驟前,可沈積防止因該金屬材料衍生出(如擴散、附著)等問題的






### 六、申請專利範圍

複層材料與結構層。

- 5. 如申請專利範圍第1項之薄膜電晶體液晶顯示器之陣列面板製造方法,其中該第二金屬導線可選自鋁、銅、金、銀、鉬、鉻、鈦、鵭等低阻抗金屬或其合金材料或是含有防止因該金屬材料衍生出(如擴散、附著)等問題的複層材料與結構。
- 6. 如申請專利範圍第1項之薄膜電晶體液晶顯示器之陣列 面板製造方法,其中上述之第一道光罩製程、第二光罩 製程、第三光罩製程及第四光罩製程可包含微影蝕刻等 方法。
- 7. 如申請專利範圍第1項之薄膜電晶體液晶顯示器之陣列面板製造方法,其中上述之非晶矽層、透明導電層或閘極的沈積可利用物理氣相沈積法、低壓化學器相沈積或電漿輔助化學器相沈積。
- 8. 如申請專利範圍第1項之薄膜電晶體液晶顯示器之陣列面板製造方法,其中上述之形成第一金屬導線層之方法可為選擇性電鍍法,該選擇性電鍍法係利用選擇性導通線路的方式將金屬沈積在正確位置。
- 9. 如申請專利範圍第1項之薄膜電晶體液晶顯示器之陣列 面板製造方法,其中上述之非晶矽層所使用的材料可非 晶、或具結晶性之矽材料。
- 10. 如申請專利範圍第1項之薄膜電晶體液晶顯示器之陣列面板製造方法,其中上述之保護層所使用的材料可為二氧化矽、氮化矽化合物或有機平坦化材料。








# 第 11/16 頁
























第1b圖







第1c圖




第1d圖







第1f圖




第1g圖




第lh圖



第li圖



第1j圖



第2圖